Trung tâm đào tạo thiết kế vi mạch Semicon


  • ĐĂNG KÝ TÀI KHOẢN ĐỂ TRUY CẬP NHIỀU TÀI LIỆU HƠN!
  • Create an account
    *
    *
    *
    *
    *
    Fields marked with an asterisk (*) are required.

Khai Giảng Lớp Sơ Cấp Đào Tạo Thiết Kế Vi Mạch - Thiết kế Chip!

E-mail Print PDF

   Khai Giảng Lớp Thiết Kế Vi Mạch Sơ Cấp, đào tạo Kỹ Sư Vi Mạch. Tập trung trong việc nghiên cứu ngôn ngữ HDL, Thiết kế lõi IP nhỏ và xây dựng môi trường test IP.

- Thời gian đào tạo: (3 buổi/tuần/3 tháng).

SEMICON sẽ mang đến cho học viên những công nghệ tiên tiến nhất trong lĩnh vực Thiết Kế IC.

>> Nhận xét của học viên sau Khóa Học Vi Mạch

>>  Hình Ảnh Khóa Học Thiết Kế Vi Mạch - IC Design | Semicon

 

Thời Khóa Biểu Dự Kiến:

● Lớp Sơ Cấp: Tối T2,4,6 (từ 19:00 - 21:00)  khai giảng lúc 19:00 hàng ngày

Lớp Sơ Cấp: Tối T3, 5, 7 (từ 19:00 - 21:00) khai giảng lúc 19:00 hàng ngày

 

Địa điểm học: Lầu 10, tòa nhà Thủy Lợi 4, 215A Nguyễn Xí,  F.13 Q.Bình Thạnh, Tp.Hồ Chí Minh.

 

Đối tượng:

- Các Anh/Chị sinh viên năm 2, 3, 4 hay sắp tốt nghiệp: Công Nghệ Thông Tin, Điện tử, Cơ điện tử.

- Anh/Chị muốn định hướng đề tài tốt nghiệp của mình theo Thiết Kế Vi Mạch

- Anh/Chị mong muốn có cơ hội làm việc tại các Công ty CHIP đang ở Việt Nam.

- Anh/Chị muốn trang bị cho mình một kiến thức làm CHIP vững vàng trong tương lai

 

Nội dung đào tạo lớp cơ bản: (3 tháng)

Kiến thức về ASIC và ngôn ngữ lập trình (Verilog, Assembly, C, ngôn ngữ script trong Linux)

1- Theory of Basic CMOS Structure - Lý thuyết cấu trúc cô bản CMOS (1,5 tuần)

2- Apply CMOS to design basic gates in digital circuit - Ứng dụng CMOS trong thiết kế cổng LOGIC số (0.5 tuần)

3- ASIC Design Flow - Quy trình Thiết Kế ASIC (1 tuần)

4- Verilog HDL language (behavioral level, RTL level and gate level) - Ngôn ngữ mô tả phần cứng Verilog (mức hành vi, mức RTL, và mức Cổng) (2 tuần)

5- Apply Verilog to describe digital designs - Ứng dụng Verilog trong việc mô tả các mạch thiết kế số (1 tuần)

6- How to build simulation environment and verify designs matching to requirements - Cách xây dựng môi trường mô phỏng và kiểm tra thiết kế theo yêu cầu của thiết kế (1 tuần)

7- Design a basic IP Core and build simulation environment with using Simulator tools running in Linux OS - Thiết kế IP cơ bản và xây dựng môi trường mô phỏng để kiểm định IP chạy tự động trong Linux (3 tuần) 

 

Chi tiết nội dung khóa học:

Bài học Lý thuyết : 

. Phần 1: ASIC Design Flow - Quy trình thiết kế IC số

. Phần 2: IC Architecture: IP Architecture & SOC Architecture - Cấu trúc SOC và cấu trúc IP

. Phần 3: FPGA & ASIC 

. Phần 4: Digital Circuit Design (Review Combinational Circuit and State Machine Design) - Ôn lại Thiết Mạch Số (Mạch tổ hợp + Máy biến trạng thái)

. Phần 5: Verilog VHDL (for testbench Design and RTL Design) - Ngôn ngữ lập trình phần cứng Verilog (lối coding cho Testbench và cho RTL)

. Phần 6: CMOS Library Design Theory - Lý thuyết thiết kế cổng số bởi CMOS

. Phần 7: IP Architecture Design - Thiết kế cấu trúc IP

. Phần 8: Apply Verilog HDL to Design an IP in Micro Controller with AMBA Bus - Ứng dụng mạch số thiết kế IP hỗ trợ AMBA Bus(ARM BUS) trong Vi Điều Khiển và đặc tả qua Verilog. 

. Phần 9: Build Simulation Environment to verify IP Design (adding checker, monitors,..) to get simulation to run automatically. - Xậy dựng môi trường kiểm tra IP tự động hóa chuẩn công nghiệp.
 

 Bài học Thực hành: 

. Phần 1: Linux Commands - Học Lệnh sử dung Batch mode trong Linux và ngôn ngữ Scripting 

. Phần 2: Sử dụng trình soạn thảo Vi (VIM Editor) 

. Phần 3: Lập Trình Shell (Cshell, Bash shell, DOS Command, Makefile)

. Phần 4: Researching how to use the Simulator EDA tools to run simulation and verify designs - Học cách sử dụng phần mềm mô phỏng và kiểm tra thiết kế

. Phần 5: Practicing Verilog HDL to design Combinational Circuit and build testbench to verify this block - Thực hành Verilog cho cac mạch tổ hợp và xây dưng môi trường kiểm tra mạch

. Phần 6: Design Decoder Block and build testbench to verify this block - Thực hành thiết kế Decoder và xây dưng môi trường kiểm tra mạch

. Phần 7: The Block diagram for testbench IP Decoder (Design CPU Model and some VIPs, add checkers) - Xây dưng testbench kiểm tra thiết kế Decoder tự động

. Phần 8: Design Encoder Block. - Thực hành thiết kế Encoder và xây dưng môi trường kiểm tra mạch

. Phần 9: The Block diagram for testbench IP Encoder (design CPU Model and some VIP, add checkers) - Xây dưng testbench kiểm tra thiết kế Encoder tự động

. Phần 10: Basic IP Core (Design Controller inside IP connected to ARM Bus Interface) - Thực hành thiết kế IP Cơ Bản và xây dưng môi trường kiểm tra mạch

. Phần 11: Testbench Block for Basic IP Core (Build testbench, added checker, write testplan, write tests) - Xây dưng testbench kiểm tra IP Cơ Bản tự động

. Phần 12: Design a real IP in Micro Controller Unit (MCU) but customize to reduction of some features and do verification for this IP.  

            - Thực hành thiết kế IP thật trong MCU và xây dưng môi trường kiểm tra mạch. Báo cáo cơ sở dữ liệu thiết kế đúng chuẩn yêu cầu như các tập đoàn ci mạch yêu cầu. 


vimachso
 
 
 

ª CHÚNG TÔI SEMICON SẼ GIÚP BẠN TIẾP CẬN CÁC DOANH NGHIỆP NHANH NHẤT"

Hãy đăng ký khóa học ngay và gửi hồ sơ xin việc các bạn đến Semiconª

Video giới thiệu SEMICON IC DESIGN TRAINING CENTER


Liên hệ đăng ký tham gia Hội Thảo & Khóa Học Thiết Kế Vi Mạch
Hotline tuyển sinh & ZALO: 
0868.425.247 (SEMICON)

Hotline kỹ thuật & ZALO: 0868.425.247 (SEMICON)

ZALO kỹ thuật: 0932.525.645 (Mr Duong) 

 
Last Updated ( Saturday, 08 June 2024 21:57 )  
Chat Zalo