-- Khoảng trắng trong Verilog là những kí tự đặc biệt gồm có: kí tự dấu cách (Space), kí tự tab (Tab) và kí tự xuống dòng (Enter). Những kí tự này sẽ được bỏ qua khi bạn lập trình. Tuy nhiên, kí tự khoảng trắng và kí tự tab trong xâu không bị bỏ qua.
2, Chú thích
-- Ngôn ngữ Verilog HDL có hai cách để tạo chú thích:
++ Chú thích một dòng: bắt đầu bằng hai kí tự // cho đến cuối dòng.
++ Chú thích khối (block comment): bắt đầu bằng hai ký tự /* và kết thúc bằng hai ký tự */. Một chú thích khối có thể chứa nhiều dòng nhưng không được lồng các khối chú thích vào với nhau.
3,Từ định danh
-- Từ định danh do người dùng quy định cho biến số, tên hàm, tên
môđun, tên khối và tên trường hợp. Từ định danh bắt đầu bằng một mẫu tự
hoặc đường gạch dưới ’_’ ( không bắt đầu bằng một con số hoặc $ ) và kể
cả mọi chữ số của mẫu tự, những con số và đường gạch dưới, từ định danh
trong Verilog phân biệt dạng chữ.
4,Cú pháp
-- Kí hiệu cho phép:
ABDCE…abcdef…1234567890_$
-- Không cho phép: các kí hiệu khác -, &, #, @ 6. Toán tử
5, Toán tử
-- Toán tử là một, hai, hoặc ba kí tự dùng để thực hiện các toán hạng trên biến.Những toán tử đơn thường xuất hiện bên trái của toán hạng của chúng (--i). Những toán tử kép thường xuất hiện ở giữa những toán hạng của chúng (a & b). Toán tử có điều kiện thường có hai toán tử kí tự được phân biệt bởi ba toán hạng ( (m>n) ? m : n ).
Các toán tử bao gồm >, +, &, !=......
6,Từ khóaVerilog
-- Có nhiều từ có ý nghĩa đặc biệt trong Verilog. Ví dụ: assign, case, while, wire, reg, and, or, nand, và module. Chúng không được dùng như từ định danh. Từ khóa Verilog cũng bao gồm cả chỉ dẫn chương trình biên dịch và System Task (hệ thống soạn thảo) và các hàm.
Bảng danh sách từ khóa.
1, Khoảng trắng
-- Khoảng trắng trong Verilog là những kí tự đặc biệt gồm có: kí tự dấu cách (Space), kí tự tab (Tab) và kí tự xuống dòng (Enter). Những kí tự này sẽ được bỏ qua khi bạn lập trình. Tuy nhiên, kí tự khoảng trắng và kí tự tab trong xâu không bị bỏ qua.
2, Chú thích
-- Ngôn ngữ Verilog HDL có hai cách để tạo chú thích:
++ Chú thích một dòng: bắt đầu bằng hai kí tự // cho đến cuối dòng.
++ Chú thích khối (block comment): bắt đầu bằng hai ký tự /* và kết thúc bằng hai ký tự */. Một chú thích khối có thể chứa nhiều dòng nhưng không được lồng các khối chú thích vào với nhau.
3,Từ định danh
-- Từ định danh do người dùng quy định cho biến số, tên hàm, tên
môđun, tên khối và tên trường hợp. Từ định danh bắt đầu bằng một mẫu tự
hoặc đường gạch dưới ’_’ ( không bắt đầu bằng một con số hoặc $ ) và kể
cả mọi chữ số của mẫu tự, những con số và đường gạch dưới, từ định danh
trong Verilog phân biệt dạng chữ.
4,Cú pháp
-- Kí hiệu cho phép:
ABDCE…abcdef…1234567890_$
-- Không cho phép: các kí hiệu khác -, &, #, @ 6. Toán tử
5, Toán tử
-- Toán tử là một, hai, hoặc ba kí tự dùng để thực hiện các toán hạng trên biến.Những toán tử đơn thường xuất hiện bên trái của toán hạng của chúng (--i). Những toán tử kép thường xuất hiện ở giữa những toán hạng của chúng (a & b). Toán tử có điều kiện thường có hai toán tử kí tự được phân biệt bởi ba toán hạng ( (m>n) ? m : n ).
Các toán tử bao gồm >, +, &, !=......
6,Từ khóaVerilog
-- Có nhiều từ có ý nghĩa đặc biệt trong Verilog. Ví dụ: assign, case, while, wire, reg, and, or, nand, và module. Chúng không được dùng như từ định danh. Từ khóa Verilog cũng bao gồm cả chỉ dẫn chương trình biên dịch và System Task (hệ thống soạn thảo) và các hàm.
Bảng danh sách từ khóa.
1, Khoảng trắng
-- Khoảng trắng trong Verilog là những kí tự đặc biệt gồm có: kí tự dấu cách (Space), kí tự tab (Tab) và kí tự xuống dòng (Enter). Những kí tự này sẽ được bỏ qua khi bạn lập trình. Tuy nhiên, kí tự khoảng trắng và kí tự tab trong xâu không bị bỏ qua.
2, Chú thích
-- Ngôn ngữ Verilog HDL có hai cách để tạo chú thích:
++ Chú thích một dòng: bắt đầu bằng hai kí tự // cho đến cuối dòng.
++ Chú thích khối (block comment): bắt đầu bằng hai ký tự /* và kết thúc bằng hai ký tự */. Một chú thích khối có thể chứa nhiều dòng nhưng không được lồng các khối chú thích vào với nhau.
3,Từ định danh
-- Từ định danh do người dùng quy định cho biến số, tên hàm, tên
môđun, tên khối và tên trường hợp. Từ định danh bắt đầu bằng một mẫu tự
hoặc đường gạch dưới ’_’ ( không bắt đầu bằng một con số hoặc $ ) và kể
cả mọi chữ số của mẫu tự, những con số và đường gạch dưới, từ định danh
trong Verilog phân biệt dạng chữ.
4,Cú pháp
-- Kí hiệu cho phép:
ABDCE…abcdef…1234567890_$
-- Không cho phép: các kí hiệu khác -, &, #, @ 6. Toán tử
5, Toán tử
-- Toán tử là một, hai, hoặc ba kí tự dùng để thực hiện các toán hạng trên biến.Những toán tử đơn thường xuất hiện bên trái của toán hạng của chúng (--i). Những toán tử kép thường xuất hiện ở giữa những toán hạng của chúng (a & b). Toán tử có điều kiện thường có hai toán tử kí tự được phân biệt bởi ba toán hạng ( (m>n) ? m : n ).
Các toán tử bao gồm >, +, &, !=......
6,Từ khóaVerilog
-- Có nhiều từ có ý nghĩa đặc biệt trong Verilog. Ví dụ: assign, case, while, wire, reg, and, or, nand, và module. Chúng không được dùng như từ định danh. Từ khóa Verilog cũng bao gồm cả chỉ dẫn chương trình biên dịch và System Task (hệ thống soạn thảo) và các hàm.
Bảng danh sách từ khóa.
1, Khoảng trắng
-- Khoảng trắng trong Verilog là những kí tự đặc biệt gồm có: kí tự dấu cách (Space), kí tự tab (Tab) và kí tự xuống dòng (Enter). Những kí tự này sẽ được bỏ qua khi bạn lập trình. Tuy nhiên, kí tự khoảng trắng và kí tự tab trong xâu không bị bỏ qua.
2, Chú thích
-- Ngôn ngữ Verilog HDL có hai cách để tạo chú thích:
++ Chú thích một dòng: bắt đầu bằng hai kí tự // cho đến cuối dòng.
++ Chú thích khối (block comment): bắt đầu bằng hai ký tự /* và kết thúc bằng hai ký tự */. Một chú thích khối có thể chứa nhiều dòng nhưng không được lồng các khối chú thích vào với nhau.
3,Từ định danh
-- Từ định danh do người dùng quy định cho biến số, tên hàm, tên
môđun, tên khối và tên trường hợp. Từ định danh bắt đầu bằng một mẫu tự
hoặc đường gạch dưới ’_’ ( không bắt đầu bằng một con số hoặc $ ) và kể
cả mọi chữ số của mẫu tự, những con số và đường gạch dưới, từ định danh
trong Verilog phân biệt dạng chữ.
4,Cú pháp
-- Kí hiệu cho phép:
ABDCE…abcdef…1234567890_$
-- Không cho phép: các kí hiệu khác -, &, #, @ 6. Toán tử
5, Toán tử
-- Toán tử là một, hai, hoặc ba kí tự dùng để thực hiện các toán hạng trên biến.Những toán tử đơn thường xuất hiện bên trái của toán hạng của chúng (--i). Những toán tử kép thường xuất hiện ở giữa những toán hạng của chúng (a & b). Toán tử có điều kiện thường có hai toán tử kí tự được phân biệt bởi ba toán hạng ( (m>n) ? m : n ).
Các toán tử bao gồm >, +, &, !=......
6,Từ khóaVerilog
-- Có nhiều từ có ý nghĩa đặc biệt trong Verilog. Ví dụ: assign, case, while, wire, reg, and, or, nand, và module. Chúng không được dùng như từ định danh. Từ khóa Verilog cũng bao gồm cả chỉ dẫn chương trình biên dịch và System Task (hệ thống soạn thảo) và các hàm.
Bảng danh sách từ khóa.
