Phần I : Cơ sở lý thuyết

a, các tín hiệu quan trọng.
LCD_DATA data 8 bit, LCD_RW read/wirte, LCD_EN tín hiệu enable, LCD_ON tín hiệu nguồn vào, LCD_BLON đèn màn hình, LCD_RS chọn đọc dữ liệu hay đọc Command ( Command dùng để chứa 1 số các thiết lập lcd cơ bản )

Dao động và tần số 
- Một thành phần rất quan trọng của bất kỳ board mạch FPGA là bộ dao động crystal. Các dao động phát ra một dãy 0,1 tại một thời gian nhất định dựa trên tần số của nó.

Một trong những tính năng hay nhất mà SystemVerilog hỗ trợ là từ khóa interface. Các kĩ sư thiết kế không còn phải tốn thời gian để lặp đi lặp lại công việc nối dây (wire connectivity) giữa module với module, hay module với testbench. 

1. Giới thiệu về VHDL
VHDL là viết tắt của cụm từ Very High Speed Intergrated Circuit Hardware Description Language - ngôn ngữ mô phỏng phần cứng cho các mạch tích hợp tốc độ rất cao.

1. Giới thiệu về Coverage trong thiết kế RTL

Coverage (độ bao phủ) là phương pháp thống kê trong quá trình kiểm tra thiết kế (verification) để xác định được chất lượng của quá trình kiểm tra. Phương pháp thu thập thông tin này thường được làm một cách tự động bởi các công cụ mô phỏng.

Verilog assertion có nhiều điểm hạn chế do bản thân ngôn ngữ không hỗ trợ trực tiếp việc viết Assertion mà phải thông qua các thư viện OVL hoặc PSL. Thêm vào đó, assertion trong Verilog phải được viết sao cho transparent với các công cụ thiết kế (không được tổng hợp).

Bài giới thiệu về clock gating. Một trong những kĩ thuật được áp dụng nhằm giảm mức tiêu hao năng lượng của mạch.

Tìm hiều về kiến trúc clock của hệ thống System On Chip (SoC)

Một trong những kiến trúc clock thông dụng trong một hệ thống SoC được mô tả như hình dưới đây.

Thời gian tối đa của đồng hồ này là 10p. Đồng hồ này gồm 4 chữ số để đếm từ 0:00:0 tới 9:59:9. Chữ số đầu tiên bên phải sẽ dùng một bộ đếm tăng lên 0,1s. Khi chữ số đó đạt đến 9 thì hai chữ số ở giữa sẽ tăng lên 1 đơn vị và chúng ta có bộ đếm thứ 2. Và khi 2 số ở giữa tăng đến 59 thì số đầu tiên bên trái sẽ tăng một đơn vị.Đồng hồ này hiển thị theo dạng M:SS:D.

Tìm hiểu về Lint check trong thiết kế Verilog HDL (RTL Rule Check)

Trong thiết kế Verilog HDL, hàng loạt các quy tắc thiết kế được đưa ra nhằm đảm bảo việc các kĩ sư thiết kế sẽ tuân thủ các nguyên tắc về cấu trúc code, filename, comment, sự phân lớp khi coding, các quy tắc khi thiết kế đồng bộ, bất đồng bộ …

Máy tính của bạn ắt hẳn từng vài lần bị treo rồi dẫn đến tình trạng không thể khởi chạy ổn định ở lần sử dụng tiếp theo. Khi đó, một cột mốc khôi phục hệ thống (restore point) sẽ phát huy tác dụng.

Để lựa chọn một dòng sản phẩm PIC 8-bit bất kỳ cho dự án của các bạn, công việc của các bạn cần làm:

Thiết kế >>> Thử nghiệm >>> Sản xuất thử >>> Sản xuất