Trung tâm đào tạo thiết kế vi mạch Semicon


  • ĐĂNG KÝ TÀI KHOẢN ĐỂ TRUY CẬP NHIỀU TÀI LIỆU HƠN!
  • Đăng ký
    *
    *
    *
    *
    *
    Fields marked with an asterisk (*) are required.
semi2_empowered.jpg

Thế giới ASIC

Serial ATA (SATA) Interface Bus

SATA Message Frame 

   Serial ATA Description

     The Serial ATA bus [SATA] is the serial version of the IDE [ATA] spec. SATA uses a 4 conductor cable with two differential pairs [Tx/Rx], plus an additional three grounds pins and a separate power connector. Data runs at 150MBps [1.5GHz] using 8B/10B encoding and 250mV signal swings, with a maximum bus length of 1 meter.

Lần cập nhật cuối ( Thứ sáu, 31 Tháng 5 2013 16:03 ) Đọc thêm...
 

Gigabit Ethernet Interface Bus

Gigabit Block Diagram 

    Gigabit Ethernet Description

      The Ethernet standard uses Manchester Encoding and Decoding. Access control is gained via Carrier Sense, Multiple Access with Collision Detect (CSMA_CD). However 10 Gigabit Ethernet [10GE] only uses Full-duplex, so CSMA/CD is not required. Preamble Field:

Lần cập nhật cuối ( Thứ sáu, 19 Tháng 11 2010 12:09 ) Đọc thêm...
 

PCI Express Interface Bus

 

   PCI Express Bus Description

     A description of the new Serial PCI Bus "PCI Express".
     The PCI Express [PCIe] bus defines the Electrical, topology and protocol for the physical layer of a point to point serial interface over copper wire or optical fiber.

Lần cập nhật cuối ( Thứ sáu, 19 Tháng 11 2010 12:11 ) Đọc thêm...
 

I2S Interface Bus

  
   Inter-IC Sound Description

      I2S Bus (IIS, or I2S) is a serial bus designed for digital audio devices. The I2S design handles audio data separately from clock signals. An I2S bus design consists of three serial bus lines: a line with two time-division multiplexing (TDM) data channels [SD], a word select line [WS], and a clock line [SCK].

Lần cập nhật cuối ( Thứ sáu, 19 Tháng 11 2010 12:12 ) Đọc thêm...
 

SCI Interface Bus

SCI Bus Data Frame 

     SCI [Serial Communications Interface] is an asynchronous serial communications bus used between uP [CPUs] and peripheral devices [EPROMs for example].

     Two signal lines are used with SCI: TXD [Transmit], and RXD [Receive].
The two wire SCI bus operates in Full-duplex mode [transmitting and receiving at the same time.

Lần cập nhật cuối ( Thứ sáu, 19 Tháng 11 2010 12:14 ) Đọc thêm...
 

JTAG Interface Bus

    

     IEEE Std 1149.1-1990 JTAG (Joint Test Action Group); Test Access Port and Boundary-Scan Architecture. This is a serial bus with four signals: Test Clock (TCK), Test Mode Select (TMS), Test Data Input (TDI), and Test Data Output (TDO). The bus is used as a test bus for the 'Boundary-Scan' of ICs, as in Design-For-Testability (DFT). To use JTAG, during the design, you most select JTAG compatible devices. ICs supporting JTAG will have the four additional pins listed above.

Lần cập nhật cuối ( Thứ sáu, 19 Tháng 11 2010 12:16 ) Đọc thêm...
 

I2C Interface Bus

I2C Interface Bus

   I2C Bus Description

      I2C bus was developed by Philips Semiconductors [NXP], originally designed to be a battery control interface.
     The I2C interface standard defines both the electrical layer and protocol layer.
The I2C bus uses a bi-directional Serial Clock Line [SCL] and Serial Data Lines [SDA]. Both the SCL and SDA lines are pulled high via an Rp resistor.

Lần cập nhật cuối ( Thứ hai, 23 Tháng 9 2013 13:57 ) Đọc thêm...
 

PCI Express là gì?

[Image: maychu2.jpg]

    
     Cách đây 8 năm, khi ra đời vào năm 1996, giao diện AGP (Ac celerated Graphics Port, cổng đồ họa tăng tốc), đã nổi đình nổi đám vì giải phóng được băng thông xử lý tín hiệu đồ họa vốn bó rị ở 133MB/s của bus PCI. Tốc độ AGP 1X có băng thông 266MB/s và AGP 8X (hay AGP 3.0 theo đặc tả của Intel) hiện nay đạt 2,1GB/s.

Lần cập nhật cuối ( Thứ ba, 20 Tháng 7 2010 16:59 ) Đọc thêm...
 

Vi mạch khuyếch đại thuật toán 741

 

    Vi mạch khuyếch đại thuật toán 741 có hai đầu vào

       + "INVERTING ( - )":Đảo

       + "NON-INVERTING (+)": Thuận và đầu ra ở chân 6.

Lần cập nhật cuối ( Thứ sáu, 31 Tháng 5 2013 16:22 ) Đọc thêm...
 

Mô tả nghi thức HDLC (HDLC protocol)

 

     HDLC [High-level Data Link Control] is a group of protocols for transmitting [synchronous] data [Packets] between [Point-to-Point] nodes. In HDLC, data is organized into a frame. HDLC protocol resides with Layer 2 of the OSI model, the data link layer.

     HDLC uses zero insertion/deletion process [bit stuffing] to ensure that the bit pattern of the delimiter flag does not occur in the fields between flags. The HDLC frame is synchronous and therefore relies on the physical layer to provide method of clocking and synchronizing the transmission and reception of frames.

Lần cập nhật cuối ( Thứ hai, 23 Tháng 9 2013 14:05 ) Đọc thêm...
 

ASIC Design Flow

ASIC Design Flow

 

Introduction

 Being new to Verilog you might want to try some examples and try designing something new. I have listed the tool flow that could be used to achieve this. I have personally tried this flow and found this to be working just fine for me.

Lần cập nhật cuối ( Thứ sáu, 29 Tháng 11 2013 14:08 ) Đọc thêm...
 

Học Verilog trong 1 ngày (phần IV)

Lần cập nhật cuối ( Thứ bảy, 01 Tháng 6 2013 15:22 ) Đọc thêm...
 

Học Verilog trong 1 ngày (phần III)

Lần cập nhật cuối ( Thứ bảy, 01 Tháng 6 2013 15:22 ) Đọc thêm...
 

Học Verilog trong 1 ngày (phần II)

Lần cập nhật cuối ( Thứ bảy, 01 Tháng 6 2013 15:21 ) Đọc thêm...
 

Học Verilog trong 1 ngày

Lần cập nhật cuối ( Thứ bảy, 01 Tháng 6 2013 15:21 ) Đọc thêm...
 

Các khái niệm cơ bản trong thiết kế số

Lần cập nhật cuối ( Thứ bảy, 01 Tháng 6 2013 20:48 ) Đọc thêm...
 
Trang 107 của 109

Các bài viết mới nhất

CÁC BÀI VIẾT LIÊN QUAN

Các bài viết xem nhiều nhất